---
schema_version: 1
exam_id: "sose26-probeklausur"
aufgabe: 1
unit_id: "1e"
source_group_id: "1e"
official_exam: true
official_solution: true
language: "ko"
---
# 1e — Alignment와 misaligned word
> **학습 목표:** 32-bit word 주소의 `address mod 4`를 검사해 이 시험의 RISC-V alignment 가정에서 정상 접근과 exception을 판별한다.
>
> **왜 따로 배우는가:** Alignment는 주소가 ‘대충 가까운가’가 아니라 자료 크기의 경계에 정확히 놓였는지를 묻습니다. 이 규칙을 byte 범위로 시각화하면 exception 판정과 두 memory block에 걸치는 hardware 비용을 함께 설명할 수 있습니다.
>
> **범위:** Aufgabe 1 · 15점 Aufgabe의 최소 학습 단위 · 시험 p3–5 · 공식 해설 p3–6
## 1. 문제 원문 (Deutsch)
이 unit은 공식 Teilaufgabe 또는 표의 한 행·한 access를 학습 가능한 최소 단위로 다시 나눈 것입니다. 아래 전사는 source group `1e`의 공식 독일어 문제 원문이며, 페이지 이미지를 바로 뒤에 함께 두어 코드·표·도식을 대조할 수 있게 했습니다.
~~~text
1e) Speicherausrichtung
Wie bekannt ist, verwenden wir zum Schreiben von Werten in den Speicher Adressen, die ein ganzzahliges Vielfaches von 4 sind.
a) Kann man ein Wort (32 Bit) an eine Speicheradresse schreiben, die kein ganzzahliges Vielfaches von 4 ist?
b) Wenn ja: Welche Folgen hätte das? Wenn nein: Warum ist das nicht erlaubt, und wovor schützt diese Einschränkung?
Lösung:
~~~
*공식 시험 원문: `exam-p04.png` · Probeklausur.pdf · PDF p.4*
### 이 unit에서 풀 항목
4의 배수가 아닌 주소에 32-bit word를 쓸 수 있는지 architecture별로 설명하세요.
## 2. 쉬운 한국어 해석
1e) 메모리 정렬(Speicherausrichtung)
알려진 것처럼 값을 메모리에 쓸 때 우리는 4의 정수배인 주소를 사용한다.
a) 한 word(32 bit)를 4의 정수배가 아닌 메모리 주소에 쓸 수 있는가?
b) 가능하다면 어떤 결과가 생기는가? 불가능하다면 왜 허용되지 않으며, 이 제한은 무엇으로부터 보호하는가?
풀이:
### 이 unit에 해당하는 최소 작업
4의 배수가 아닌 주소에 32-bit word를 쓸 수 있는지 architecture별로 설명하세요.
이 문제에서 최종 결과만 맞히는 것보다 중요한 것은 `1e`에 필요한 중간 판단을 답안지에 남기는 것입니다.
## 3. 무엇을 묻는 문제인가
### 공식 문제의 요구사항
- 32-bit word를 4-byte 경계에 정렬되지 않은 주소에 저장할 수 있는지 판별한다.
- 가능할 때의 결과 또는 불가능한 이유와 정렬 제한의 목적을 설명한다.
### 조건과 제약
- 질문의 ‘가능/불가능’은 대상 아키텍처의 unaligned access 정책과 연결해 답해야 한다.
- word는 이 문제에서 32 bit, 즉 4 byte를 뜻한다.
### 원문 오탈자·도식 관련 주의
- 질문은 특정 RISC-V profile이나 구현을 명시하지 않은 채 일반적으로 ‘가능한가’를 묻는다. 공식 해설도 먼저 아키텍처에 따라 다르다고 밝히므로, 원문의 전제가 모호하다.
- PDF 조판의 줄끝 하이픈으로 나뉜 Einschrän-kung은 Einschränkung으로 연결해 기록했다.
### 도식 시각 확인 상태
- **도식 의존 여부:** 이 최소 unit의 핵심 판정은 텍스트·수식·코드로 재현할 수 있습니다.
- **공식 페이지 상태:** exam-p04.png, solution-p05.png가 원문 대조용으로 렌더되어 연결되어 있습니다.
### 이 unit의 학습 목표
- **관찰 가능한 목표:** 32-bit word 주소의 `address mod 4`를 검사해 이 시험의 RISC-V alignment 가정에서 정상 접근과 exception을 판별한다.
- **출제 의도:** Alignment는 주소가 ‘대충 가까운가’가 아니라 자료 크기의 경계에 정확히 놓였는지를 묻습니다. 이 규칙을 byte 범위로 시각화하면 exception 판정과 두 memory block에 걸치는 hardware 비용을 함께 설명할 수 있습니다.
- **공식 근거 범위:** SoSe26 Probeklausur 시험 p4 Aufgabe 1e 및 공식 해설 p5의 32-bit word alignment·exception 설명 범위.
- **Aufgabe 공통 선수지식:** 용어를 외우기 전에 ‘무엇을 입력받아 무엇을 출력하는가’, ‘CPU 내부가 겹쳐 일하는가’, ‘memory에서 다음 접근이 얼마나 가까운가’를 묻는 습관을 만듭니다.
## 4. 선수 개념과 핵심 용어
### word
- **뜻:** 이 문제의 RV32 문맥에서 32 bit, 즉 4 Byte인 data 단위입니다.
- **이 문제에서:** 정렬 배수와 접근 byte 범위를 정하는 기준 크기입니다.
### Alignment
- **뜻:** data의 시작 주소가 그 data 크기에 맞는 경계에 놓이는 조건입니다.
- **이 문제에서:** word 주소가 4의 배수인지 `mod 4`로 확인합니다.
### misaligned access
- **뜻:** 자료 크기에 맞는 주소 경계가 아닌 곳에서 시작하는 memory access입니다.
- **이 문제에서:** 4의 배수가 아닌 주소의 32-bit word 접근을 이름 붙입니다.
### Exception
- **뜻:** processor가 정상 instruction 흐름을 중단하고 예외 처리로 넘기는 사건입니다.
- **이 문제에서:** 공식 해설의 RISC-V 가정에서 misaligned word access의 결과를 기술합니다.
### 이 문제에 적용할 풀이 규칙
### 규칙 1. 크기 배수 규칙
N Byte 자료가 aligned이려면 시작 주소가 N의 배수여야 합니다. 따라서 4 Byte word는 `address mod 4 = 0`이어야 합니다.
- **시험지에 남길 것:** 자료 크기와 `address mod size` 계산을 답안 첫 줄에 씁니다.
### 규칙 2. 시험 문맥 한정 규칙
일부 ISA 구현은 misaligned access를 여러 접근으로 지원할 수 있지만, 이 시험의 강의·공식 해설 문맥에서는 word misalignment가 exception입니다.
- **시험지에 남길 것:** 결론에 `이 문제의 RISC-V 가정에서는`이라는 범위를 명시합니다.
### 규칙 3. byte 범위 검산
시작 주소부터 size-1까지 적으면 하나의 aligned block 안인지 두 block을 가로지르는지 바로 보입니다.
- **시험지에 남길 것:** `start … start+3` 범위와 양옆 4-Byte 경계를 표시합니다.
### 공식 문제 전에 푸는 작은 유사 예제
**문제:** 주소 `0x2006`에서 32-bit word를 읽으려 한다. aligned인지 판별하고 건드리는 byte 범위를 적으세요.
**주어진 것**
- word는 4 Byte입니다.
- 이 문제에서는 misaligned word access가 exception을 일으킨다고 가정합니다.
### 예제 단계 1. 주소의 4에 대한 나머지를 구합니다.
- **왜:** word alignment 조건은 시작 주소가 4의 배수인지로 판정합니다.
- **종이에:** `0x2006 mod 4 = 2`
### 예제 단계 2. 접근하는 네 byte 주소를 나열합니다.
- **왜:** 실제로 두 aligned block을 가로지르는지를 확인할 수 있습니다.
- **종이에:** `0x2006, 0x2007, 0x2008, 0x2009`
### 예제 단계 3. 시험 가정에 따른 결과와 이유를 씁니다.
- **왜:** 나머지가 0이 아니고 `0x2008` 경계를 넘으므로 misaligned word입니다.
- **종이에:** `misaligned → exception; 0x2004–07과 0x2008–0B 두 block`
**예제 정답:** `0x2006`은 4의 배수가 아니므로 misaligned이며, `0x2006`부터 `0x2009`까지 두 정렬 block에 걸쳐 이 시험 문맥에서는 exception입니다.
**독립 검산:** 시작 주소를 `0x2008`로 바꾸면 `mod 4=0`이고 네 byte가 `0x2008–0x200B` 한 block에 들어가는지 확인합니다.
## 5. 공식 정답 요약
**공식 결론:** 일반적으로 architecture에 따라 다릅니다. 이 시험의 RISC-V 가정에서는 4-byte aligned가 아닌 word access는 허용되지 않고 exception이 발생합니다. 공식 해설의 ARM32 예시처럼 허용하는 architecture에서는 word가 두 aligned memory block에 걸쳐 두 번의 접근과 추가 hardware logic이 필요해 느려질 수 있습니다. RISC-V에서의 제한은 memory access를 한 aligned block으로 단순화합니다.
### 시험지 문장별 정답 해설
아래는 시험지의 항목 순서를 그대로 유지합니다. 각 항목에서 원문 → 한국어 번역 → 정답 → 판단 근거 → 실제로 쓸 답을 바로 이어서 읽으세요.
### a) 가능한가? · 정답: 아키텍처에 따라 다르며, 이 시험의 RISC-V 가정에서는 Nein
- **시험지 원문:** Kann man ein Wort (32 Bit) an eine Speicheradresse schreiben, die kein ganzzahliges Vielfaches von 4 ist?
- **한국어 번역:** 32-bit word를 4의 정수배가 아닌 주소에 쓸 수 있는가?
- **왜 이 답인가:** 32 bit는 4 Byte이므로 aligned 주소는 address mod 4=0이어야 합니다. 공식 해설은 architecture-dependent라고 먼저 밝힌 뒤, RISC-V에서는 허용하지 않아 exception이 발생하고 ARM32 같은 예에서는 가능하다고 구분합니다.
- **답안지에 쓸 문장:** a) Architekturabhängig; im hier betrachteten RISC-V nein, der Zugriff löst eine Exception aus.
### b) 결과 또는 제한 이유 · 정답: 허용 시 두 aligned block 접근과 추가 logic이 필요; RISC-V의 제한은 memory access를 단순화
- **시험지 원문:** Wenn ja: Welche Folgen hätte das? Wenn nein: Warum ist das nicht erlaubt, und wovor schützt diese Einschränkung?
- **한국어 번역:** 가능하다면 어떤 결과가 생기는가? 불가능하다면 왜 허용되지 않으며 이 제한은 무엇으로부터 보호하는가?
- **왜 이 답인가:** misaligned 4-byte word는 두 aligned memory block에 걸칠 수 있어 두 번의 access와 결합 logic이 필요합니다. 이는 느리고 hardware를 복잡하게 합니다. 강의의 RISC-V 모델은 각 access가 정확히 하나의 aligned block만 다루게 하여 이 비용을 피합니다.
- **답안지에 쓸 문장:** b) Ein nicht ausgerichtetes Wort kann zwei ausgerichtete Speicherblöcke überlappen und dadurch zwei Zugriffe sowie zusätzliche Hardwarelogik benötigen. Das Verbot vereinfacht und beschleunigt den Speicherzugriff, weil jeder Zugriff genau einen ausgerichteten Block betrifft.
### 현재 소문제의 요구·판단·답을 한 흐름으로 연결
### `1e`에서 정확히 답할 대상
- **시험지가 요구하는 답:** 4의 배수가 아닌 주소에 32-bit word를 쓸 수 있는지 architecture별로 설명하세요.
- **이 소문제의 공식 답:** 일반적으로 architecture에 따라 다릅니다. 이 시험의 RISC-V 가정에서는 4-byte aligned가 아닌 word access는 허용되지 않고 exception이 발생합니다. 공식 해설의 ARM32 예시처럼 허용하는 architecture에서는 word가 두 aligned memory block에 걸쳐 두 번의 접근과 추가 hardware logic이 필요해 느려질 수 있습니다. RISC-V에서의 제한은 memory access를 한 aligned block으로 단순화합니다.
### 판단 1. 32-bit word가 4 Byte임을 적습니다.
- **왜:** alignment 경계와 접근 범위는 bit 수가 아니라 Byte 크기로 계산해야 합니다.
- **이 판단에서 답안지에 남길 것:** `word = 32 bit = 4 Byte`
### 판단 2. 주어진 주소의 `mod 4`가 0인지 확인합니다.
- **왜:** 나머지 0만 4-Byte word 경계에서 시작한다는 직접적인 판정입니다.
- **이 판단에서 답안지에 남길 것:** `address mod 4 = ...` 계산과 aligned/misaligned 표시를 남깁니다.
### 판단 3. 공식 해설의 RISC-V 가정을 적용해 exception 여부를 씁니다.
- **왜:** misaligned access 지원은 implementation별 차이가 있으므로 문제에서 채택한 동작을 사용해야 합니다.
- **이 판단에서 답안지에 남길 것:** `이 시험의 RISC-V: misaligned word → exception`을 적습니다.
### 판단 4. word가 두 aligned memory block에 걸치는 추가 비용을 이유로 설명합니다.
- **왜:** 정렬 제약은 단순 규칙 암기가 아니라 여러 memory 접근과 결합 logic을 피하려는 구조적 이유가 있습니다.
- **이 판단에서 답안지에 남길 것:** 네 byte 범위와 두 block 경계를 그리고 `추가 access/logic`을 표시합니다.
### 위 판단이 최종 답으로 이어지는 이유
Aligned word는 시작 주소가 word 크기 4 Byte의 배수입니다. 가능 여부는 architecture/implementation에 따라 다릅니다. 공식 해설의 수업 RISC-V 문맥에서는 misaligned word access가 exception을 일으키고, ARM32 예시는 두 aligned block에 나누어 접근할 수 있어 느리고 hardware가 복잡해집니다.
### 답안 작성 시 주의
모든 CPU에 절대 불가능하다고 일반화하지 말고, 공식의 ‘architecture-dependent → 수업 RISC-V 불허 → ARM32 허용 예’ 순서를 유지하세요.
*공식 Musterlösung/Hinweise: `solution-p05.png` · Probeklausur Musterlösung und Hinweise.pdf · PDF p.5*
## 6. 풀이 전략
1. word=4 Byte를 적습니다.
2. 주소 mod 4가 0인지 확인합니다.
3. 일반 답과 이 시험의 RISC-V 가정을 분리합니다.
4. 두 block에 걸치는 경우의 추가 비용을 이유로 설명합니다.
## 7. 단계별 상세 풀이
### 단계 1. 32-bit word가 4 Byte임을 적습니다.
- **이유:** alignment 경계와 접근 범위는 bit 수가 아니라 Byte 크기로 계산해야 합니다.
- **종이에 남길 것:** `word = 32 bit = 4 Byte`
- **완료 기준:** 정렬 기준 크기 4 Byte가 답안에 명시되어 있습니다.
- **막힐 때 힌트:** 8 bit가 1 Byte입니다.
- **가장 흔한 첫 오류:** 32-bit이므로 주소가 32의 배수여야 한다고 쓰는 것입니다.
### 단계 2. 주어진 주소의 `mod 4`가 0인지 확인합니다.
- **이유:** 나머지 0만 4-Byte word 경계에서 시작한다는 직접적인 판정입니다.
- **종이에 남길 것:** `address mod 4 = ...` 계산과 aligned/misaligned 표시를 남깁니다.
- **완료 기준:** 나머지 값과 판정이 서로 일치합니다.
- **막힐 때 힌트:** hex 주소의 마지막 두 bit가 `00`인지 보아도 됩니다.
- **가장 흔한 첫 오류:** 주소가 짝수라는 사실만으로 word-aligned라고 판단하는 것입니다.
### 단계 3. 공식 해설의 RISC-V 가정을 적용해 exception 여부를 씁니다.
- **이유:** misaligned access 지원은 implementation별 차이가 있으므로 문제에서 채택한 동작을 사용해야 합니다.
- **종이에 남길 것:** `이 시험의 RISC-V: misaligned word → exception`을 적습니다.
- **완료 기준:** 허용/불허 결론과 시험 문맥 한정이 함께 있습니다.
- **막힐 때 힌트:** 일반적인 모든 CPU가 아니라 이 강의의 공식 해설을 기준으로 답하세요.
- **가장 흔한 첫 오류:** 모든 architecture에서 절대 불가능하다고 일반화하거나, 반대로 hardware가 알아서 처리한다고 가정하는 것입니다.
### 단계 4. word가 두 aligned memory block에 걸치는 추가 비용을 이유로 설명합니다.
- **이유:** 정렬 제약은 단순 규칙 암기가 아니라 여러 memory 접근과 결합 logic을 피하려는 구조적 이유가 있습니다.
- **종이에 남길 것:** 네 byte 범위와 두 block 경계를 그리고 `추가 access/logic`을 표시합니다.
- **완료 기준:** 어느 두 block에 걸치는지와 왜 hardware가 복잡해지는지 설명할 수 있습니다.
- **막힐 때 힌트:** 시작 주소부터 세 주소 뒤까지 표시해 4의 배수 경계를 넘는지 보세요.
- **가장 흔한 첫 오류:** misalignment가 data 값의 bit 순서를 바꾸는 문제라고 설명하는 것입니다.
## 8. 문제와 공식 해설의 비교·검증
- **문제가 요구하는 것:** 4의 배수가 아닌 주소에 32-bit word를 쓸 수 있는지 architecture별로 설명하세요.
- **공식 해설이 제시하는 결론:** 일반적으로 architecture에 따라 다릅니다. 이 시험의 RISC-V 가정에서는 4-byte aligned가 아닌 word access는 허용되지 않고 exception이 발생합니다. 공식 해설의 ARM32 예시처럼 허용하는 architecture에서는 word가 두 aligned memory block에 걸쳐 두 번의 접근과 추가 hardware logic이 필요해 느려질 수 있습니다. RISC-V에서의 제한은 memory access를 한 aligned block으로 단순화합니다.
- **결론을 재현하는 핵심 논리:** Aligned word는 시작 주소가 word 크기 4 Byte의 배수입니다. 가능 여부는 architecture/implementation에 따라 다릅니다. 공식 해설의 수업 RISC-V 문맥에서는 misaligned word access가 exception을 일으키고, ARM32 예시는 두 aligned block에 나누어 접근할 수 있어 느리고 hardware가 복잡해집니다.
- **검증 방법:** 위 micro-step의 `종이에 남길 것`을 순서대로 만들고 각 `완료 기준`을 확인합니다. 최종 산출물이 공식 결론과 같은지 대조합니다.
- **전제와 주의 범위:** 모든 CPU에 절대 불가능하다고 일반화하지 말고, 공식의 ‘architecture-dependent → 수업 RISC-V 불허 → ARM32 허용 예’ 순서를 유지하세요.
- **채택할 시험 답:** 이 가이드에서는 공식 Musterlösung의 결론을 시험 답으로 유지하며, 일반 ISA 또는 다른 구현과 달라질 수 있는 부분은 위 전제와 주의 범위에서 분리합니다.
## 9. 시험장에서 쓸 최종 답안
일반적으로 architecture에 따라 다릅니다. 이 시험의 RISC-V 가정에서는 4-byte aligned가 아닌 word access는 허용되지 않고 exception이 발생합니다. 공식 해설의 ARM32 예시처럼 허용하는 architecture에서는 word가 두 aligned memory block에 걸쳐 두 번의 접근과 추가 hardware logic이 필요해 느려질 수 있습니다. RISC-V에서의 제한은 memory access를 한 aligned block으로 단순화합니다.
답안지에는 결과만 쓰지 말고, 7절의 중간 산출물 가운데 판정을 증명하는 식·bit field·register 상태·cycle·cache 상태를 함께 남기세요.
## 10. 자주 하는 실수와 검산 체크리스트
### 대표 실수
- 모든 CPU에 절대 불가능하다고 일반화하지 말고, 공식의 ‘architecture-dependent → 수업 RISC-V 불허 → ARM32 허용 예’ 순서를 유지하세요.
- 32-bit이므로 주소가 32의 배수여야 한다고 쓰는 것입니다.
- 주소가 짝수라는 사실만으로 word-aligned라고 판단하는 것입니다.
- 모든 architecture에서 절대 불가능하다고 일반화하거나, 반대로 hardware가 알아서 처리한다고 가정하는 것입니다.
- misalignment가 data 값의 bit 순서를 바꾸는 문제라고 설명하는 것입니다.
### 빠른 self-check
- **회상 질문:** 주소 0x1002에서 4 Byte를 읽으면 어떤 byte 범위를 건드리나요?
- [ ] 임의의 word 주소를 보고 `mod 4`와 byte 범위로 alignment를 판정할 수 있다.
- [ ] 시험 문맥의 exception 결론과 implementation별 지원 가능성을 모순 없이 구분해 말할 수 있다.
## 11. 짧은 확인 문제와 전이 연습
### 개념 재구성
**문제:** N Byte data의 alignment 판정 규칙을 식으로 복원하고, misaligned access가 hardware에 추가 작업을 만드는 이유를 설명하세요.
**힌트:** 시작 주소의 나머지와 block 경계를 연결하세요.
정답과 채점 기준 보기
**모범 답:** N Byte data는 `address mod N = 0`일 때 aligned입니다. 그렇지 않으면 data가 두 aligned block에 걸릴 수 있어 여러 memory access와 결과 결합 logic이 필요합니다.
**채점 기준**
- address mod n|주소 mod n
- = 0|0
- 두 aligned block|two block
- 여러 memory access|multiple access|추가 접근
- 결합|combine|logic
### 변형 문제
**문제:** 주소 `0x3014`와 `0x3016`에서 각각 4-Byte word를 읽는다. 각 주소의 alignment를 판별하고 misaligned인 접근의 byte 범위를 적으세요.
**힌트:** 마지막 hex digit을 4로 나눈 나머지를 보세요.
정답과 채점 기준 보기
**모범 답:** `0x3014 mod 4=0`이므로 aligned입니다. `0x3016 mod 4=2`이므로 misaligned이고 byte 범위는 `0x3016–0x3019`입니다.
**채점 기준**
- 0x3014
- aligned
- 0x3016
- misaligned
- 0x3016–0x3019|0x3016-0x3019
### 오답 진단
**문제:** 학생이 ‘주소 `0x1002`는 2의 배수이므로 32-bit word-aligned이고 한 번에 읽힌다’고 썼습니다. 첫 오류와 이 시험 문맥의 올바른 결론을 쓰세요.
**힌트:** word의 Byte 크기와 비교해야 할 배수를 다시 정하세요.
정답과 채점 기준 보기
**모범 답:** 첫 오류는 4 Byte word에 2의 배수 기준을 사용한 것입니다. `0x1002 mod 4=2`이므로 misaligned이고 `0x1002–0x1005`가 두 block에 걸쳐 이 시험의 RISC-V 가정에서는 exception입니다.
**채점 기준**
- 4 byte|4byte
- mod 4
- misaligned
- 0x1002–0x1005|0x1002-0x1005
- exception
## 12. 근거 자료
- `[문제 출처] current:Probeklausur.pdf` — 시험 p3–5 · 공식 해설 p3–6
- `[공식 해설] current:Probeklausur Musterlösung und Hinweise.pdf` — 시험 p3–5 · 공식 해설 p3–6
- `[정확한 원문 group] 1e` — 시험 p.4 · 공식 해설 p.5
- `[소문항 범위] SoSe26 Probeklausur 시험 p4 Aufgabe 1e 및 공식 해설 p5의 32-bit word alignment·exception 설명 범위.`
- `[개념 근거 · file-level] current:Vorlesung/Rechnerorganisation - Teil 1.pdf` — toolchain, processor architecture, RISC-V
- `[개념 근거 · file-level] current:Vorlesung/Rechnerorganisation - Teil 2.pdf` — Eintakt, Mehrtakt, Pipeline와 고정 datapath timing
- `[개념 근거 · file-level] current:Vorlesung/Rechnerorganisation - Teil 3.pdf` — Speicherhierarchie와 Lokalität
- `[개념 근거 · file-level] current:Uebung/Übung C Musterlösung.pdf` — C memory layout와 row-major array
- `[개념 근거 · file-level] current:Uebung/Übung 0 Musterlösung.pdf` — Zweierkomplement와 수 표현
### 이 파일에서 직접 대조한 공식 이미지
- `exam-p04.png` — Probeklausur.pdf · PDF p.4
- `solution-p05.png` — Probeklausur Musterlösung und Hinweise.pdf · PDF p.5
정확한 강의 슬라이드 한 페이지를 확정하지 못한 개념 자료는 `file-level`로 표시했습니다. 페이지 번호를 추측해서 만들지 않았습니다.